این مقاله ترجمه مقاله انگلیسی Low cost fault-tolerant routing algorithm for Networks-on-Chip
می باشد ./

سال انتشار : 2015/

ناشر : ELSEVIER /

تعداد صفحات مقاله انگلیسی :15/pdf

تعداد صفحات فایل ترجمه : 30/

فرمت فایل ترجمه : Word /

به همراه ترجمه فایل پاورپوینت ارایه نیز شامل 39 اسلاید نیز تقدیم شما می شود . 

چکیده

در این مقاله برای قابلیت تحمل پذیری خطا برای شبکه های بر روی تراشه (NOC) از طریق مکانیزم مسیریابی  یک الگوریتم جدید مسیریابی تطبیقی کارآمد پیشنهاد شده است.  این الگوریتم مبتنی بر انتخاب مسیر وزن دار می باشد که از طریق ماژولهای نظارتی از ترافیک واقعی NOC استفاده میکند. هدف اصلی این الگوریتم استفاده از تصمیم گیریهای مسیریابی برای حفظ توان عملیاتی سیستم تحت شرایط خطادار است. در EDR پیشنهاد شده، در زمان واقعی طبق وضعیت کانال بیکار/مشغول/خطادار، وزنهای پورتها محاسبه شده است و بر اساس مسیر بهینه نزدیک به بسته ها، پورت با کم ترین وزن مرتب شده است. این روش مسیریاب را برای کنار گذاشتن پورتهای متراکم و تحمل کردن پورتهای خطادار قادر میکند. برای ارزیابی زمان تاخیر و توان عملیاتی الگوریتم پیشنهادی، چندیدن الگوی ترافیک برای هر دو NOC بدون خطا و خطادار بررسی شده است. نتایج نشان داده شده است که EDR توان عملیاتی بالاتری را نسبت به سایر الگوریتم های مسیریابی تحت الگوهای ترافیک مختلف و سطوح مختلف خطا دارد. به علاوه، سربار سخت افزاری برای EDR هزینه کمی دارد که موجب مقیاس پذیری  NOC در مقیاس بزرگ شده است.